Hoe om 'n multilayer-printplaat te ontwerp

By die ontwerp van 'n multilayer PCB is een van die belangrikste dinge om die multilayer PCB-stapel te beplan om die beste prestasie van die produk te behaal. Swak ontwerpte substrate en onvanpaste materiaalkeuse sal die elektriese werkverrigting van seinoordrag verminder, die uitstoot en kruispraat verhoog, en ook die produk meer vatbaar maak vir eksterne geraas. Hierdie probleme kan lei tot intermitterende werking, want tydsberekening van foute en steuring sal die prestasie van die produk en die betroubaarheid op lang termyn aansienlik verminder.

Multilayer PCB stapel

Daarenteen kan 'n behoorlik gekonstrueerde substraat van PCB-kringe effektief elektromagnetiese straling, kruispraat verminder en seinintegriteit verbeter en sodoende 'n verspreidingsnetwerk met lae induktansie bied. Vanuit 'n vervaardigingsoogpunt kan die vervaardigbaarheid van die produk ook verbeter word.

Die vliegtuig in die multilayer PCB kan aansienlik op die twee-laag verminder die uitgestraalde uitstoot PCB. Volgens ervaring sal die bestraling van die vierlaagbord met 15 dB verminder word vergeleke met die dubbelzijdige printplaat.

As u 'n multi-laag PCB-stapel kies, moet ons die volgende faktore in ag neem:

• Die seinlaag moet altyd langs die vlak wees. Dit beperk die aantal seinlae wat tussen vlakke ingebed is tot twee en die boonste en onderste (buitenste) lae tot een sein.
• Die seinlaag moet goed gekoppel wees (<10 MIL) aan sy aangrensende vlak.
• Die kragvlak (en grond) kan gebruik word vir die seinretourpad.
• Bepaal die terugweg van die sein (watter vlak sal gebruik word).
• Vinnige stygtydseine gebruik die pad van die minste induktansie, gewoonlik die naaste vlak.
• Koste (die belangrikste ontwerpparameter).

1. Soldeermasker - impak op impedansie

Aangesien gedrukte stroombaanborde gewoonlik met soldeermaskers bedek is, moet die impedansie van die konforme laag in ag geneem word by die berekening. Die soldeermasker verminder gewoonlik die impedansie met 2 tot 3 ohm op die dun spoor. Namate die dikte van die spoor toeneem, is die effek van die soldeermasker minder.

2. Effek van soldermaskerbedekking

Die figuur hierbo illustreer die effek van soldeermaskerlaag op mikrostrookimpedansie. Hierdie voorbeeld is 'n algemeen gebruikte vloeibare fotobeeldbare soldeermasker met 'n dikte van 0,5 MIL en 'n diëlektriese konstante van 3.3.

Die soldeermasker verminder die kenmerkende impedansie van die mikrostrook met 2 ohm. Die differensiële impedansie is 3,5 ohm. As u soldeermaskers nie oorweeg nie, kan die berekening 3% tot 4% oorskry.

3. Dielektriese materiaal

Die gewildste diëlektriese materiaal is FR4, wat 'n kernmateriaal of prepreg (prepreg) materiaal kan wees.

Die kernmateriaal is 'n dun diëlektrikum (geharde glasvesel-epoksiehars), en koperfoelie is aan albei kante gebind. Byvoorbeeld: Isola se FR406-materiaal, insluitend 5, 8, 9.5, 14, 18, 21, 28, 35, 39, 47, 59 en 93 MIL-kern. Die dikte van koper is gewoonlik ½ tot 2 ons (17 tot 70 mikron).

Die prepreg-materiaal is 'n glasveselvel wat met ongeharde epoksiehars geïmpregneer is, wat verhard word wanneer dit tydens die PCB-vervaardigingsbedryf word. Isola se FR406-materiale, insluitend 1,7, 2,3, 3,9 en 7,1 MIL prepregs, kan gekombineer word om die gewenste prepreg-dikte te behaal.

Die mees algemene stapel word die "foil-metode" genoem, 'n prepreg met koperfoelie aan die buitekant van die buitenste lae (bo en onder) en dan afgewissel met die prepreg deur die substraat. Die ander oortrek word die "koderingsmetode" genoem, wat die teenoorgestelde van die foeliemetode is en deur militêre kontrakteurs van die ou skool gebruik word.

Kom ons kyk na die mees algemene multi-laag konfigurasie.

4-laag PCB stapel

'N Tipiese stapelvlak van vier lae word hieronder getoon. Bereken substraat eienskappe en differensiële impedansie.

Dit is algemeen dat vierlaagborde eweredig gestapel word. Dit wil sê die vier lae wat eweredig van mekaar is, met die vlak in die middel. Alhoewel dit die bord simmetries maak, help dit nie EMC nie.

Daarbenewens is 'n ander algemene fout om die vlak styf gekoppel te maak aan die groot diëlektriese laag en vlak tussen die middelpunt en die sein. Dit sal beslis goeie kapasitans tussen vlakke lewer, maar dit help ook nie om seinintegriteit, kruispraat of EMC nie, daarom kies ons om 'n 4-laag PCB in twee lae te gebruik.

Om die EMC-prestasie van kondensators te verbeter, is dit die beste om die seinlaag so na as moontlik aan die vlak (<10 MIL) te plaas en 'n groot kern (~ 40 MIL) tussen die krag- en grondvlakke te gebruik om die algehele substraat in stand te hou dikte ~ 62 MIL. As die planaankoppeling noukeurig dopgehou word, sal die kruispraat tussen die spore verminder word en ons die impedansie op 'n aanvaarbare waarde kan hou.

'N Goeie impedansiebereik (Zo) is 50 tot 60 ohm. Hou in gedagte dat laer impedansie dI / dt sal verhoog en die getrek stroom aansienlik sal verhoog (nie goed vir PDN nie), hoër impedansie sal meer EMI uitstraal en die ontwerp vatbaarder maak vir interferensie van invloede van buite.

6-laag PCB stapel

Die seslaagbord is basies 'n vierlaagbord met twee addisionele seinlae wat tussen die vlakke gevoeg word. Dit verbeter EMI aansienlik omdat dit twee begrawe lae vir hoëspoedseine en twee oppervlaklae bied vir die routering van laespoedseine.

Die plaatdikte (62 MIL) bestaan ​​uit 'n dikker sentrale kern. Daar is altyd 'n kompromie tussen spoorimpedansie, spoorbreedte en prepreg / kerndikte, en dit is die beste om Rayming-aanbevelings te gebruik om 'n vinnige "wat-as" -analise te bied. Rayming Stackup Planner bereken die kenmerkende impedansie plus randgekoppelde en breë-sy-gekoppelde ewenaarimpedansie. Laasgenoemde is slegs van toepassing op ingeboude dubbele striplienlae. Differensiële pare kom al hoe meer voor in hoëspoed-ontwerpe, deur gebruik te maak van differensiële modus seine om geraas te verminder.

8-laag PCB-stapel

Om EMC-prestasie te verbeter, voeg nog twee vlakke in die seslaagstapel by. Dit word aanbeveel om nie meer as twee aangrensende seinlae tussen die vlakke te hê nie, want dit sal impedansiediskontinuïteite veroorsaak (die seinlaagimpedansieverskil is ~ 20 ohm) en die kruispraat tussen hierdie seinlae verhoog.

In die volgende geval word twee plat lae in die middel van die substraat gevoeg. Dit laat die koppeling tussen die middelvlak toe en isoleer elke seinvlak, wat die koppeling verminder en die kruispraat aansienlik verhoog. Hierdie konfigurasie word gewoonlik gebruik vir hoëspoedseine in DDR2- en DDR3-ontwerpe, waar ondervraging as gevolg van strakke bedrading 'n probleem is.

10-laag PCB stapel

Wanneer ses bedradingslae en vier vlakke benodig word, moet 'n tienlaagbord gebruik word - en EMC verdien aandag.

Bogenoemde toon 'n tipiese laaglaag van tien lae. Hierdie superposisie is ideaal vanweë die digte koppeling van die sein- en terugvliegtuie, die afskerming van hoëspoed-seinlae, die teenwoordigheid van veelvuldige grondvlakke en die stewig gekoppelde krag / grondvlakpaar in die middel van die bord. Hoëspoedseine word gewoonlik gelei op seinlae wat tussen vlakke begrawe is (3-4 lae en 7-8 lae in hierdie geval). Daar moet egter gewaak word om hierdie seine reg te stuur. Ander, vermy die koppeling (kruispraat) tussen aangrensende lae.

12-laag PCB stapel

12 lae is die maksimum aantal lae wat gewoonlik maklik in 62MIL-plate vervaardig kan word. Soms sien u 14 tot 16 lae stroombane van 62MIL-stroombane, maar die aantal vervaardigers wat dit vervaardig, is beperk tot diegene wat HDI-stroombane kan vervaardig.

Telplate op hoë vlak (meer as 'n dosyn) benodig dun diëlektrikums (gewoonlik 5MIL of minder op 62MIL dik plate), sodat dit outomaties styf gekoppel is.

Met behoorlike stapeling en bedrading, kan hulle aan al ons hoëspoedvereistes voldoen en uitstekende EMC-werkverrigting en seinintegriteit hê. Die bogenoemde twaalf lae bied afskerming op ses binnelae.

Bepaal die aantal lae

Die tegniese reëls is gebaseer op die minimum toonhoogte van die SMT-komponente wat gebruik word, wat basies die grootste spoor is, wat deurlaatruimte en deurgate moontlik maak, terwyl die vervaardigingskoste van PCB tot die minimum beperk word. Komplekse hoëspoed-ontwerpe met behulp van kogelrooster-skikkings (BGA) benodig gewoonlik 4/4 MIL (spoor / gaping) en 20/8 MIL (pad / gat) via tegnologieë. Gebruik egter, indien nodig, 'n laer grootte, wat die koste sal verlaag en die vervaardigingsopbrengs verhoog.

Sodra hierdie reëls vasgestel is, bereken die vereiste karakteristieke impedansie (Zo) en die vereiste superposisie (Zdiff) volgens die komponentblad. Oor die algemeen word 50 Ohm Zo en 100 Ohm Zdiff gebruik. Onthou dat laer impedansie dI / dt sal verhoog en die getrek stroom aansienlik verhoog (ongunstig vir PDN), en hoër impedansie sal meer EMI genereer en die ontwerp vatbaarder maak vir eksterne interferensie. Daarom is 'n goeie Zo-reeks 50-60 ohm.